## HLee4\_Job\_1\_of\_1

Printed by HPS Server for

## **EAST**

Printer: cp4\_3c03\_gbfhptr

Date: 04/14/03

Time: 15:19:25

### **Document Listing**

Document	Selected Pages	Page Range	Copies	
JP404051529A	4	1 - 4	1	
Total (1)	4	-	-	

Similar to The Analyzania

### ◎ 公開特許公報(A) 平4-51529

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月20日

H 01 L 21/336 29/784

9056-4M H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 1 (全4頁)

日発明の名称 薄膜トランジスタの製造方法

②特 願 平2-159847

②出 願 平2(1990)6月20日

**@発明者 紺屋 直弘** 

東京都八王子市石川町2951番地の5 カシオ計算機株式会

补八王子研究所内

⑦出 顋 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

明 細 看

#### 1. 発明の名称

薄膜トランジスタの製造方法

#### 2. 特許請求の範囲

絶縁性基板の上にソース、ドレイン電極を形成し、この基板上にアモルファス・リリコン電極と半様では、前記では とゲート絶縁膜とを順次堆積させた後、前記で ト絶縁膜の上方からレーザを照射して前記で ファト絶縁膜の上にゲート電極を形成する 特徴とする薄膜トランジスタの製造方法。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体をポリ・シリコンとした薄膜 トランジスタの製造方法に関するものである。

[従来の技術]

薄膜トランジスタには、一般に、アモルファス・シリコン半導体が用いられているが、アモルファス・シリコン半導体を用いる薄膜トランジスタはその動作速度が遅いため、最近では、アモルフ

ァス・シリコン半導体をポリ化してトランジスタ の動作速度を速くすることが考えられている。

この薄膜トランジスタは、従来、ガラス等かからな 免機性基板の上にソース、ドレイン電極を形成し、この基板上にアモルファス・シリコン 半導体をレーザ照射によりポリ化してポリ・シリコン 半導体をレーザ照射によりポリ化してポリ・シリカ 半導体をし、この後前記半導体層の上にゲート絶縁膜を堆積させて、このゲート絶縁膜の上にゲートの表質を形成する製造方法で製造されている。

#### [発明が解決しようとする課題]

 にばらつきが生ずるという問題をもっていた。

本発明はこのような実情にかんがみてなれたものであって、その目的とするところは、ア・シファス・シリコン半導体をポリ化してポリ・ターン半導体をポリながら、半導体をサートを撮験との界面を安定した良好な価にといて、特性の均一な薄膜トランジスタの製造方法を提供することにある。

#### [課題を解決するための手段]

本発明の薄膜トランジスタの製造方法は、絶録 性基板の上にソース、ドレイル電極を形成としたが、 の基板上にアモルファス・シリコン半導体ととが ・シリコン半球を照射して前記アモルファス ・シリコン半球体を照射してが記がった ・シリコン半球体を形成することを特徴と するものである。

#### (作用)

すなわち、本発明の薄膜トランジスタの製造方

n型アモルファス・シリコンからなるオーミック コンタクト層4とを形成する。

次に、同図に示すように、前記基板1上に、 型のアモルファス・シリコン(i-a- Sii) 導体5aを500A~1000Aの厚さに堆積合 せて半導体層5を形成し、その上にの多いは結合の 物えば酸化シリコン(SiOx)または酸化 タンタル(TaOx)等からなながったは緑膜の タンタル(TaOx)の厚さに堆積を をこれている。 をこれているがったが、 のよいは緑に をこれでは、 のよいない。 をは緑に をこれでは、 のよいない。 のよい。 のよい。 をは緑に ののよい。 をは緑に ののよい。 をは緑に ののよい。 ののは、 のののは、 のののは、 ののは、 のの。 ののは、 ののし。 ののは、 ののし、 ののし。 のの。 ののし。 

次に、第2図に示すように、ゲート絶縁膜 6の上方からXe Cl エキシマレーザ A を照射して、前記半導体層 5 とその下のオーミックコンタクト層4 とをその融点以上の温度に加熱し、この後徐冷する。このように、半導体層 5 とオーミックコンタクト層 4 とをその融点以上の温度に加熱して

#### 〔実施例〕

以下、本発明の一実施例を、第1図〜第5図の 製造工程図を参照し説明する。

まず、第1図に示すように、ガラス等からなる 絶縁性基板1の上に、クロム(Cr)等からななる 金属膜を250点の厚さに堆積させ、その上に、 燐(P)等のn型不純物をドープしたn型でとれ ファス・シリコン(n・ーa-Si)を125 へ250点の厚さに堆積させた後、この両堆から で同一形状にパターニングして、前記機ら なるソース電極2およびドレイン電極3と、記

次に、第3図に示すように、前記ゲート絶縁膜6と半導体層5およびオーミックコンタクト層4をフォトリソグラフィ法によって所定の外形にパターニングする。

次に、第4図に示すように、基板1上に窒化シリコン(SiN)からなる耐圧保持用絶繰膜8をプラズマCVD法により1500人~300人の厚さに堆積させ、次いでこの耐圧保持用絶繰膜

8に、基板1上のソース電極2およびドレイン電極3に達するコンタクト孔9を形成する。

次に、第5図に示すように、前記耐圧保持用絶 緑膜8の上およびそのコンタクト孔9内にアルミニウム(AI)等の金属膜をスパッタリン法により300A~4000Aの厚さに堆積させてこの金属膜をパターニングする方法で、ゲート電セ10およびそのライン部(図示せず)と、電極203にそれぞれつながるライン部11、12を形成して、薄膜トランジスタを完成する。

すなわち、この実施例の薄膜トラン・シスタの大きにアモルファン・シャンに対象膜の変化があるという。をはないないでは、なが、大きないないでは、この製造をはいている。というないである。との製造を連続して、特には、半導るのののでは、半導体をは、は、半導ないでは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、半導体をは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmをは、100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mmを100mm

膜8を形成し、この耐圧保持用絶録膜8の上にゲート電極10を形成しているが、ゲート絶録膜6を十分な絶録耐圧をもつ厚さに形成すれば、前記耐圧保持用絶縁膜8は必ずしも必要ではないから、その場合は、前記ゲート絶縁膜6の上に直接ゲート電極10を形成してもよい。

さらに、前記実施例では、ゲート絶縁膜6を膜6を繰りているが、このゲート絶縁膜6の膜には、撃化シリコン(SiN)等の酸化を含むレーを含むしてもよく、そのリコンを含むしてもよってあるとがあるとがであるため、半導体層5とがしなる。

〔発明の効果〕

本発明の薄膜トランジスタの製造方法は、 基板 上にアモルファス・シリコン半導体とゲート絶縁 膜とを堆積させた後に、前記ゲート絶縁膜の上方 薄膜トランジスタを得ることができる。

なお、前記実施例では、ソース・ドレイン電極 2、3のライン部11、12を耐圧保持用絶縁膜 8の上に形成しているが、このライン部11、 12は、ソース、ドレイン電極2、3の形成時に 基板1上に形成しておいてもよい。また、前記実 施例では、ゲート絶縁膜6の上に耐圧保持用絶縁


からレーザを照射してアモルファス・シリコン半 導体をポリ化するものであるから、半導体層とゲ ート絶録膜とを連続して堆積させることができ、 したがって、半導体層とゲート絶縁膜との界面を 安定した良好な界面にして、特性の均一な薄膜ト ランジスタを得ることができる。

4. 図面の簡単な説明

第1 図~第5 図は本発明の一実施例を示す薄膜トランジスタの製造工程図である。

1 … 基板、 2 … ソース電極、 3 … ドレイン電極、 4 … オーミックコンタクト層、 5 … 半導体層、 5 a … アモルファス・シリコン半導体、 5 b … ポリ・シリコン半導体、 6 … ゲート絶縁膜、 7 … シリコン酸化膜、 8 … 耐圧保持用絶縁膜、 1 0 … ゲート電極。

出願人 カシオ計算機株式会社



## HPS Trailer Page for

# **EAST**

UserID: HLee4\_Job\_1\_of\_1

Printer: cp4\_3c03\_gbfhptr

## **Summary**

Document	Pages	Printed	Missed	Copies
JP404051529A	4	4	0	1
Total (1)	4	4	0	-